Цифровая схемотехника

Стоимость полного доступа к материалам курса — 7000 ₽ (включая НДС 22%). Оплата — единоразово, 100% предоплата. Доступ открывается сразу после оплаты. 

У курса есть бесплатная ознакомительная часть: нажмите на кнопку “Записаться”, этот курс появится у вас в разделе “Мои курсы”, и вы сможете посмотреть бесплатные общедоступные видеолекции, после чего принять решение: покупать курс или нет.

Что вы получите после оплаты:

• Доступ ко всем материалам курса (видеолекции + тесты).
• Возможность пройти итоговый тест с процедурой идентификацией личности (прокторинг).
• Возможность получить электронный сертификат, если наберете 60% баллов за тесты к разделам и итоговый тест. ВАЖНО: сертификат не является документом государственного образца!
• Если вы хотите пройти курс как программу повышения квалификации с выдачей удостоверения гос. образца - напишите на openedu@mephi.ru

Как оплатить и получить доступ ко всем материалам:

• Зарегистрируйтесь на портале openedu.ru.
• Запишитесь на курс (кнопка "Записаться" справа).
• Курс появится в разделе “Мои курсы”, вы сможете посмотреть бесплатную часть.
• Оплатите курс в разделе "Мои курсы".
• Сразу после оплаты вам откроется доступ ко всем материалам.
• Изучайте материалы в удобное время, без дедлайнов и дополнительных проверок.

Хотите официальное удостоверение?

Вы можете пройти повышение квалификации по этому курсу в онлайн-формате. В отличие от сертификата, удостоверение о повышении квалификации — это официальный документ государственного образца (72 часа, ФИС ФРДО).

Записаться на программу повышения квалификации можно по ссылке.

Темы 1. Введение. Краткая история развития цифровой схемотехнической базы различных поколений. Классификация элементной базы. Электрические характеристики элементов.

Тема 2. Представление информации в цифровой форме. Представление логических переменных электрическими сигналами в потенциальной и импульсной системе. Параметры элементов и их связь с характеристиками.

Тема 3. Элементная база. ГОСТы и ЕСКД в цифровой схемотехнике. Условные графические и условные буквенные обозначения. Типы логик и их связь с условными графическими изображениями. Прямые и инверсные входы и выходы.

Тема 4. Логические основы цифровой схемотехники. Функции Алгебры Логики (ФАЛ). Способы задания функций. Понятие Базиса. СДНФ, СКНФ. Переход из одного базиса в другой. Комбинационная Схема. Минимизация ФАЛ методом Квайна Мак-Класски. Графические методы минимизации ФАЛ. Не полностью определенные функции. Минимизация не полностью определенных функций.

Тема 5. Комбинационные схемы. Постановка задачи, этапы анализа и синтеза комбинационных схем на базе аппарата ФАЛ. Реализация булевых функций на элементах. Синтез и функциональные узлы комбинационных схем: исключающие ИЛИ, мультиплексор, дешифратор, Использование мультиплексоров и дешифраторов для реализации логических функций. Увеличение разрядности комбинационных схем. Классификация сумматоров. Построение комбинационных сумматоров, быстродействие сумматора. Увеличение разрядности сумматора, организация цепей ускоренного переноса.

Тема 6. Временные параметры. Модель логического элемента. Временные параметры. Построение временных диаграмм комбинационных схем методом ранжирования. Построение временных диаграмм схем с памятью событийным методом. Анализ критического пути.

Тема 7. Состязания сигналов. Состязания сигналов в цифровых схемах: причины появления состязаний, переходные процессы в цифровых схемах. Классификация состязаний сигналов: примеры статических и динамических состязаний. Анализ цифровых схем на состязания. Устранение состязаний сигналов в комбинационных схемах. Способы синтеза цифровых схем, свободных от состязаний.

Тема 8. Схемы с памятью. Элементарные триггерные схемы на элементах И-НЕ, ИЛИ-НЕ. Классификация триггерных схем. Таблицы внешних переходов. Асинхронные и синхронные триггерные схемы. Триггерные схемы со статическим и динамическим управлением записью, двухступенчатые триггерные схемы. Примеры двухступенчатых триггеров типа RS, JK, DV, D, T. Примеры триггеров с прямым и инверсным динамическим управлением записью типов RS, JK, DV, D, T.

Тема 9. Проектирование триггера. Проектирование триггера с заданной таблицей перехода. Построение временных диаграмм работы триггера, определение динамических параметров: время переключения, время предварительной установки, время удержания, длительность импульса.

Тема 10. Разработка произвольного счетчика. Классификация счетчиков. Синхронные и асинхронные счетчики. Двоично-десятичные счетчики. Реверсивные счетчики. Увеличение разрядности счетчиков и организация цепей переноса, динамические параметры. Счетчики по модулю М. Проектирование счетчиков с заданным модулем пересчета.

Тема 11. Проектирование многофункционального регистра. Классификация регистров. Регистры хранения и сдвига. Многофункциональные регистры. Организация цепей ввода и вывода информации. Основные принципы проектирования регистров. Примеры регистров. Динамические параметры регистров. Распределители сигналов, формирователи импульсов.

Тема 12. Запоминающие устройства. Схемотехника запоминающих устройств: параметры и классификация ЗУ, временные диаграммы работы и динамические параметры; статические, динамические и постоянные ЗУ. Двух портовая память. Организация буферной (FIFO) и стековой (LIFO) памяти.

Тема 13. Особенности передачи сигналов в цифровых схемах. Типы выходных каскадов: логический выход, элементы с тремя состояниями, выход с открытым коллектором. Элементы индикации, оптоэлектронные развязки, генераторы импульсов, элементы задержки. Организация цепей питания: фильтрация питающих напряжений. Линии передачи сигналов, длинные линии, отражения, согласованная нагрузка.

Тема 14. Программируемая логика. ПЛМ и ПЛИС FPGA. Программируемые логические матрицы (ПЛМ), программируемая матричная логика (ПМК), базовые матричные кристаллы (БМК): базовые структуры, схемные и конструктивные особенности, примеры реализации функций. Программируемые логические интегральные схемы (ПЛИС). Классификация ПЛИС (FPGA, CPLD, FLEX, SOC и др.). Архитектура и топология ПЛИС. Основные элементы: конфигурируемые логические элементы (логическая таблица, триггер, мультиплексор, схемы ускоренного переноса), блоки ввода-вывода, блоки линий межсоединений, «теневое ЗУ». ОЗУ в ПЛИС, шины с тремя состояниями, система синхронизации. Конфигурация ПЛИС. Примеры реализации функций и типовых цифровых узлов.

Тема 15. Средства автоматизации проектирования и отладки цифровых устройств. Этапы проектирования цифровых устройств. Методика и средства автоматизированного проектирования. Использование языков высокого уровня для описания цифровых устройств: проблемно-ориентированный язык VHDL. Примеры проектирования цифровых элементов с применением языка VHDL: описание проекта, компиляция, тестирование и реализация на кристалле FPGA. Тема 16. Заключение. Перспективы развития цифровой схемотехники